A Solução Cadence Certus Closure estabelece um novo padrão em otimização e signoff de chip completo ao oferecer um ambiente de design totalmente automatizado e massivamente distribuído. Aproveitando o paralelismo avançado, ela proporciona até 10 vezes mais rapidez na otimização e signoff em nível de chip, permitindo o fechamento durante a noite, mesmo para os designs mais complexos e de maior escala. Sua arquitetura escalável integra-se perfeitamente com ferramentas como Innovus, Pegasus, Quantus e Tempus, garantindo recuperação precisa de tempo e energia enquanto otimiza desempenho, energia e área (PPA). Ideal para designs 3D-IC e com milhões de instâncias, o Certus acelera o tempo de lançamento no mercado, melhora a colaboração e elimina ciclos iterativos demorados, oferecendo aos designers uma solução simplificada e pronta para a nuvem para um sucesso eficiente no silício.