Symbiotic EDA Suite

1 reseña

La Suite EDA Simbiótica es una colección integral de herramientas de verificación formal y diseño de FPGA adaptadas para diseñadores de circuitos digitales. Mejora la productividad y asegura la fiabilidad de los diseños de hardware al integrar metodologías avanzadas de verificación formal a lo largo del proceso de diseño. La suite soporta una amplia gama de lenguajes de descripción de hardware (HDLs), incluyendo Verilog, SystemVerilog y VHDL, lo que la hace adaptable a varios requisitos de diseño. Al facilitar la detección temprana de fallos de diseño y proporcionar un análisis perspicaz, la Suite EDA Simbiótica permite a los ingenieros entregar chips y soluciones FPGA de alta calidad y libres de errores de manera eficiente. Características y Funcionalidades Clave: - Yosys - Edición EDA Simbiótica: Un robusto marco de síntesis RTL que ofrece más de 150 comandos para procesar y analizar diseños HDL. Soporta Verilog (1995, 2000, 2005), SystemVerilog (2005, 2009, 2012) y VHDL (1987, 1993, 2000, 2008). - SymbiYosys - Edición EDA Simbiótica: Extiende las capacidades de Yosys a la verificación formal, permitiendo la verificación acotada e ilimitada de propiedades de seguridad, propiedades de vivacidad y comprobaciones de alcanzabilidad. Se integra con los principales solucionadores SMT como Yices, Boolector y Z3. - MCY - Cobertura de Mutación con Yosys: Proporciona un marco para la cobertura de mutación mejorada formalmente, asegurando una verificación exhaustiva de los bancos de pruebas sin falsos positivos o negativos. - IP de Verificación: Incluye una biblioteca de IPs de verificación formal, soportando interfaces de bus como AXI, AXI-Lite y Wishbone. - Opciones de Licencia: Ofrece varios modelos de licencia, incluyendo Edición en la Nube (Simbiótica-CE), Edición en Línea (Simbiótica-OE), Edición de Grupo de Trabajo (Simbiótica-WE) y Edición Empresarial (Simbiótica-EE), atendiendo a diferentes necesidades organizacionales. Valor Principal y Problema Resuelto: La Suite EDA Simbiótica aborda la necesidad crítica de verificación de diseño de hardware confiable y eficiente. Al integrar herramientas de verificación formal temprano en el proceso de diseño, permite a los ingenieros identificar y rectificar posibles problemas de manera oportuna, reduciendo el tiempo y los costos de desarrollo. El soporte de la suite para múltiples HDLs y su naturaleza extensible la hacen adecuada para una amplia gama de aplicaciones, desde la investigación académica hasta el desarrollo de productos industriales. En última instancia, empodera a los diseñadores para producir circuitos digitales y soluciones FPGA de alta calidad y confiables.