La solución Cadence Certus Closure establece un nuevo estándar en la optimización y cierre de chip completo al ofrecer un entorno de diseño totalmente automatizado y distribuido masivamente. Aprovechando el paralelismo avanzado, proporciona hasta 10 veces más rapidez en la optimización y cierre a nivel de chip, permitiendo el cierre durante la noche incluso para los diseños más grandes y complejos. Su arquitectura escalable se integra perfectamente con herramientas como Innovus, Pegasus, Quantus y Tempus, asegurando una recuperación precisa de tiempo y energía mientras optimiza el rendimiento, la energía y el área (PPA). Ideal para diseños 3D-IC y de múltiples millones de instancias, Certus acelera el tiempo de comercialización, mejora la colaboración y elimina los bucles iterativos que consumen mucho tiempo, proporcionando a los diseñadores una solución optimizada y lista para la nube para un éxito eficiente en silicio.